![]() 複雑性が減少した高分光プロセッシングに基づくリアルタイムターゲット検出方法
专利摘要:
複雑性が減少した高分光プロセッシングに基づくリアルタイムターゲット検出方法が開示される。本発明の実施形態によるリアルタイムターゲット検出方法は、プリプロセッシングされた任意のピクセルをライブラリーに基づいてターゲット及び/またはバックグラウンドとして検出する段階と、ターゲット及び/またはバックグラウンドからターゲットサンプル及び/またはバックグラウンドサンプルを抽出して、ライブラリーをリファインする段階と、を備える。本発明による高分光映像プロセッシングのためのリアルタイムターゲット検出アーキテクチャーでは、リアルタイムアプリケーションのためにライブラリーリファインメント過程が簡素化され、分光バンドの個数が最小化される、複雑性の減少したアルゴリズムに基づく。そして、データ分割を活用することで、効率的なパイプラインプロセッシング成分アーキテクチャーが提案され、スケーラブルな(乱調が発生しない)複合的なプロセッシング成分アーキテクチャーが開示される。したがって、本発明による高分光映像プロセッシングのためのリアルタイムターゲット検出アーキテクチャーは、正確で迅速にターゲットを検出することができる長所がある。 公开号:JP2011513826A 申请号:JP2010548593 申请日:2008-04-02 公开日:2011-04-28 发明作者:イトク ジョ;ユンヨン ナム;キョンシュ パク;サンジン ホン 申请人:アジョン ユニバーシティ インダストリー コーポレーション ファウンデーション; IPC主号:G06T1-20
专利说明:
[0001] 本発明は、リアルタイムターゲット検出方法に係り、特に、高分光映像プロセッシング(ハイパースペクトラルイメージプロセッシング)のための効果的なソリューションとしてのリアルタイムターゲット検出方法に関する。] 背景技術 [0002] 高分光映像プロセッシングは、場面から詳細な分光(スペクトル)情報を収集して解析する技術である。映像データは、数百の狭くて隣接した分光バンドとして表われ、ほぼ連続的なスペクトルとして見える。分光範囲は、赤外線、可視光線及び紫外線を含む。詳細な分光分析(resolution)は、ターゲット追跡だけではなく、化学物質、異常物体、偽装物体などを検出するための高分光映像技術の強力なツールとなる。] [0003] 伝統的な高分光映像プロセッシングは、ターゲットを分類するか、検出するために数百個のバンドを使う。計算の複雑性は、プロセッシングしようとするデータの量に比例する。したがって、データ量の低減とアルゴリズムの単純化は、リアルタイム処理において非常に重要である。高分光プロセッシングの計算的複雑性は、バンドの部分的な数(partial number)を使わせるための分光コンテンツのリダンダンシー(冗長性)を活用することで減らすことができる。しかし、高分光映像プロセッシングによってプロセッシングされるデータの量は、一般的なイメージプロセッシングより依然として大きい。] [0004] 高分光映像データをプロセッシングするための多様なアプローチが存在する。ハードウェアクラスターは、高性能、高い有用性及び水平スケーリングを果たすために使われるので、有用な手段である。クラスター技術は、またスケーラブルな(scalable)保存及び/またはデータ管理のために使われる。このようなコンピューティングリソースは、地上に伝送される前に遠隔で検出されたデータの効果的なプロセッシングに使われる。デジタル信号プロセッサは、またマルチプルアキュムレータ(乗累算)演算の遂行に最適化されうるために、高分光計算に適切である。並列プロセッシングのために普通、DSPクラスターが具現される。一般的な保存プロセッシングシステム性能は、データ整理のないリアルタイム高分光イメージプロセッシングに不適切である。] [0005] 一般的な映像写真が、2次元として表われる一方、高分光映像は、図1に見えるバンド分光データのための一つ以上の次元を有する。高分光映像センサーによって収集されたデータは、一つのキューブとして維持され、(x、y)に位置する各ピクセルは、Nzバンドを有する。ノーテーション(表記)のNx及びNyは、軸に対応するピクセルの総サイズを表わすために使われる。高分光映像での高性能検出は、分光バンドの数が大きいため、実現されにくい。] 図1 [0006] 高分光映像プロセッシングは、プリプロセッシング、プロセッシング及びポストプロセッシングの三種の重要な段階を含む。前記動作は、図2に示される。高分光センサーは、ピクセルのスペクトル情報を収集するそれぞれの検出器の配列である。センサーからのスペクトル情報は、図2に示されたように、ロー(生の)映像データとしてキューブメモリ構造に保存される。ロー映像データは、プリプロセッシングによって調整される。各キューブは、ターゲット要素の特性を表わす多数のバンドを含む。プロセッシングで、ターゲット映像は、ターゲットライブラリーと関連するデータの一部を分離することで、ターゲット映像が検出される。ターゲットライブラリーは、検出のための客体についての分光情報を含む。プロセッシングの目的は、ターゲットライブラリーに保存される分光情報と関連する入力キューブからターゲットイメージを探し出すことである。三番目の段階であるポストプロセッシングは、検出された映像をRGBでディスプレイする。] 図2 [0007] 一般的な高分光イメージプロセッサの主な論点は、その長所の反対、すなわち、高分光映像データの多くの量と複雑性とにある。リアルタイムプロセッシングのために、複雑性は必ず減少しなければならない。これに対する最も簡単なアプローチは、プロセッシングのためのバンドの個数及びライブラリーの量を減らすことである。ところが、検出の性能は、ターゲットライブラリーに保存された分光情報の質によって決定される。したがって、このようなアプローチ方法は、高分光映像プロセッシングの長所を除去してしまう。] [0008] ところが、特定のバンドが、客体を表わす特性をさらに多く有しているならば、バンドのあらゆるスペクトルが、ターゲット検出に必要なものではない。したがって、本発明のアプローチは、ターゲット検出にさらに効率的なバンドを決定し、それを用いてターゲットを検出することである。] 発明が解決しようとする課題 [0009] 本発明が解決しようとする技術的課題は、迅速でリアルタイムアプリケーションでも正確にターゲットを検出することができる複雑性が減少した高分光プロセッシングに基づくリアルタイムターゲット検出アーキテクチャーを提供することである。] 課題を解決するための手段 [0010] 前記技術的課題を解決するための本発明の実施形態によるリアルタイムターゲット検出方法は、プリプロセッシングされた任意のピクセルをライブラリーに基づいてターゲット及び/またはバックグラウンドとして検出する段階と、前記ターゲット及び/または前記バックグラウンドからターゲットサンプル及び/またはバックグラウンドサンプルを抽出して、前記ライブラリーをリファインする段階と、を備える。] [0011] 望ましくは、前記ライブラリーをリファインする段階は、寄与要素に基づいて、前記ピクセルに対する効果的なバンドリストを作成する段階を含みうる。] [0012] 望ましくは、前記ピクセルを前記ターゲット及び/またはバックグラウンドとして検出する段階は、前記リファインされたライブラリーから効果的なバンドリストをロードする段階と、前記効果的なバンドのリストに基づいたスペクトル情報を得るとともに前記ライブラリーから相関係数を得る段階と、前記相関係数の大きさに基づいて、前記ターゲット及び/または前記バックグラウンドを決定する段階と、を備えることができる。] [0013] 望ましくは、前記ターゲット及び/または前記バックグラウンドを決定する段階では、前記相関係数が、前記ピクセル及び前記ライブラリーとの関係を表わす最小相関係数より大きい場合、前記ピクセルをターゲットで検出することができる。] [0014] 望ましくは、前記ターゲット及び/またはバックグラウンドで検出する段階では、パイプライン構造を使って、前記ピクセルを処理することができる。] 発明の効果 [0015] 本発明による高分光映像プロセッシングのためのリアルタイムターゲット検出アーキテクチャーは、リアルタイムアプリケーションのためにライブラリーリファインメント(library refinement)過程が簡素化され、分光バンドの個数が最小化される、複雑性の減少したアルゴリズムに基づく。そして、データ分割を活用することで、効率的なパイプラインプロセッシング成分アーキテクチャーが提供され、スケーラブルな(乱調が発生しない)複合的なプロセッシング成分アーキテクチャーが提供される。また、速度向上のために複合的なプロセッシング成分アーキテクチャーのための相互連結トポロジーが提供される。また、高分光映像プロセッシングに使われるデータ整理アルゴリズムに基づくプロセッシングユニットモデリング及びメモリ活用度を最適化してメモリボトルネック現象を除去するためのコンピューティング構造が提供される。この提供されたアーキテクチャーは、ターゲット検出のための高分光映像プロセッシングの「ハードウェア複雑性」対「実行処理量」の関係を検証するために、FPGAで設計されて具現可能である。したがって、本発明による高分光映像プロセッシングのためのリアルタイムターゲット検出アーキテクチャーは、正確で迅速にターゲットを検出することができる長所がある。] 図面の簡単な説明 [0016] キューブデータ構造を示す図である。 全般的な高分光映像プロセッシングを示す図である。 相異なる個数の効果的なバンドが適用される場合の検出映像の差を示す図である。 リファインされたライブラリースキームが適用された検出映像を示す図である。 本発明の実施形態によるターゲット検出方法を示すフローチャートである。 NLIBが4である場合のプロセッシングに対するタイミング図である。 本発明の実施形態に使われる関数の機能を示す図である。 図7の関数を演算の内容による分類を示す図である。 キューブ遅延のないプロセッシングを示す図である。 二つの段階のパイプライン構造が適用されるプロセッシングを示す図である。 図10の動作タイミング図である。 TA及びTBに対する実行時間を示すグラフである。 3つのアキュムレータが適用されるステージAでのピクセルベースパイプライン構造を示す図である。 ピクセルベースパイプライン構造でのピクセルに対する実行時間を示す図である。 浮動小数点ユニット(FPUs)での実行の流れを示す図である。 プロセッシング要素の個数が4であるキューブデータ分割を示す図である。 キューブ分割を示す図である。 2つの異なる個数のプロセッシング要素が適用される検出された映像の比較のための図である。 分離されたライブラリーのない多重データ分割を示す図である。 共有されたライブラリーを備える多重データ分割を示す図である。 図20の動作タイミング図である。 本発明の実施形態によるプロセッシングに対するブロック図である。 バスからIPへのデータ処理を示す図である。 1つのPPCを使う場合の、効果的なバンド個数に対する処理量を示すグラフである。 2つのPPCを使う場合の、効果的なバンド個数に対する処理量を示すグラフである。 2つのPPCを使う場合の、効果的なバンド個数に対するアキュムレータ実行速度を示すグラフである。 効果的なバンド個数に対するスライスの使用量を示すグラフである。 効果的なバンド個数に対するブロックRAMサイズを示すグラフである。 マルチプロセッシング実行モデルでの本発明の実施形態によるターゲット検出の全般的な構造を示す図である。 検出が4つのプロセッシング要素で行われる場合のNBに対応する検出された高分光映像個数を示す図である。 2つのPPCを使う場合のNLIB及び/またはNEに対する処理量を示す図である。 2つのPPCを使う場合のNLIB及び/またはNEに対する処理量を示す図である。 2つのPPCを使う場合のNLIB及び/またはNEに対する処理量を示す図である。 2つのPPCを使う場合のNLIB及び/またはNEに対する処理量を示す図である。 2つのPPCを使う場合のNLIB及び/またはNEに対する処理量を示す図である。] 図10 図20 図7 実施例 [0017] 本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び図面に記載の内容を参照しなければならない。] [0018] 以下、添付図面を参照して、本発明の望ましい実施形態を説明することによって、本発明を詳しく説明する。各図面に付された同じ参照符号は、同じ部材を表わす。 ターゲット検出のための高分光映像プロセッシングでの主な動作は、入力キューブイメージを、ターゲットライブラリーと比較し、スペクトル情報についての相関係数を決定することである。したがって、高分光映像プロセッシングでの主な動作は、相関性を計算することである。相関係数Aは、ターゲットライブラリーに保存されているスペクトル情報と入力映像から得られるスペクトル情報の2つのスペクトル情報の間の類似性を表わす。2つのスペクトル情報の間の高い相関性は、その二つの間の類似性が高いことを表わす。相関係数は、次の数式1のように定義される。] [0019] ] [0020] ここで、NEは、効果的なバンドの個数を表わし、tiは、i番目のバンドのテストスペクトルであり、riは、i番目のバンドの基準スペクトルである。] [0021] 本発明は、検出のために適用されるバンドの個数を減らすために効果的なバンドを選択するスキームを適用する。効果的なバンド選択のために、本発明は、ターゲットライブラリーと関連する遮断(孤立)効果を表わす寄与要素を定義する。寄与要素を得るために、バックグラウンド映像の分光特性を表わすバックグラウンドサンプルがランダムに選択される。相関性は、2つのスペクトル情報の間の多様な差を表わすので、効果的なバンドは、最大限分離された寄与値を得るために選択される。] [0022] 図3は、2つの異なる個数のバンド(NE)が適用された検出映像の比較を示す。図3(a)で、ターゲットとして与えられた花に対する効果的なバンド選択スキームの適用は、図3(b)と同様によく検出される。] 図3 [0023] また、改善されたライブラリーがライブラリーの量を減らすことができるために、実行時間に対する複雑性を減少させるライブラリーリファインメントによって、検出過程が改善される。ターゲット検出のアプリケーションで、ライブラリーは、実験的または一般的な環境での測定によって生成されるターゲットスペクトルを有する。したがって、相異なる環境下で測定されたターゲット映像のスペクトルは、ターゲットライブラリーと一致しなくなる結果をもたらす。本発明は、少量のターゲットライブラリー情報でも効果的な検出を果たすために動的にターゲットライブラリーをリファイン(refine)する。したがって、ライブラリーリファインメントスキームは、検出過程を改善する。ライブラリーリファインメントの全般的な過程は、基本ライブラリー集合で始める。ターゲット映像がライブラリーから検出されれば、ターゲットライブラリーは、検出された映像のスペクトル情報によってリファインされる。しかし、バンドの部分的個数が効果的なバンド選択スキームでのサンプルを得るために使われるので、ターゲットサンプルは、新たなライブラリーに対する候補に過ぎない。したがって、新たなライブラリーアプリケーションは、あらゆるバンドに対する基本ライブラリーと比較されて、リファインされたライブラリーとして使われる。] [0024] 図4は、ライブラリーをリファインした結果を示す。図4(b)及び図4(c)は、図4(a)の基本ライブラリーからリファインされたライブラリーを使う。この図面は、与えられたライブラリーが多様な形態の相異なるライブラリーとして表われることを示す。したがって、ライブラリーリファインメントは、適用されるライブラリーの個数を減らすことができる。] 図4 [0025] 図5は、本発明の実施形態によるリアルタイムターゲット検出方法を示すフローチャートである。図5を参照すると、本発明の実施形態によるリアルタイムターゲット検出方法は、大きく二つの部分に分けられる。右側の過程は、主に入力映像をライブラリーと比較する検出動作と関連する。左側の過程は、ライブラリーリファインメント及び効果的なバンド選択のためのアップデート動作と関連がある。] 図5 [0026] 各動作は、“ステップ”と記述される。ステップ0、1及びステップ2は、検出動作に関するものであり、残りの“ステップ”は、アップデート動作に関するものである。“ステップ0”は、“ステップ5”から効果的なバンドのリストをロード(load)した後、入力ピクセルのスペクトル情報及び効果的なバンドを選択する。“ステップ1”は、相関係数(A)を得るためのループ(loop)サイズがNLIBNEであるループを有する。“ステップ2a”は、ターゲット検出のためのものであり、“ステップ2b”は、バックグラウンド検出のためのものである。“ステップ2a”で、もし、相関係数(A)がライブラリーと入力イメージとの間の最小相関係数(At)より大きければ、ピクセルはターゲットとして検出され、ピクセルのスペクトル情報は、ライブラリーリファインメントのために保存される。また、バックグラウンドサンプルを選択するために、相関係数(A)は、“ステップ2b”での入力映像とバックグラウンドとの間の最大相関係数(Ab)と比較される。“ステップ3”は、バックグラウンドとターゲットのためのサンプルを収集する。バックグラウンド領域のスペクトルを表わすために、バックグラウンドのサンプルは、ランダムに選択される。ライブラリーは、“ステップ4”でリファインされ、効果的なバンドは、“ステップ5”で寄与係数の使用によって選択される。] [0027] “ステップ1”には、ルート(root)及びアークコサイン(arc cosine)関数のような多様なフローティングポイント(浮動小数点)演算がある。また、“ステップ2”での検出関数は、相関係数(A)とAt及びAbとを比較するためのフローティングポイント演算を有する。しかし、“ステップ2”の出力は、整数データ形態を有する。また、効果的なバンド選択及びライブラリーリファインメントのためのスキームは、“ステップ4”及び“ステップ5”でのフローティングポイント演算で具現される。] [0028] 実行時間に対する最も複雑な段階は、相関係数(A)を計算する“ステップ1”である。“ステップ3”、“ステップ4”及び“ステップ5”は、“ステップ1”ほど複雑ではない。また、複雑性は、効果的なバンド及びライブラリーの個数に比例する。しかし、ターゲット及びバックグラウンドサンプルの個数は、全般的な複雑性に影響を与えない。] [0029] 本発明は、相関係数に基づいた速い検出動作を保証し、効果的なバンド選択及びライブラリーリファインメントを含むアップデートを支援する。ところが、2種のデータディペンデンシー(データ依存性)が、前記過程に存在する。] [0030] まず、キューブ遅延がある。アップデートの結果は、効果的なバンド及びリファインされたライブラリーのリスト(インデックス)である。しかし、このような結果は、次のキューブ映像から適用可能である。次いで、入力映像が、アップデートのためのサンプルを集めるためにコピーされる。検出は、入力スペクトルバンドのうち効果的なバンドを使う。しかし、アップデートは、ターゲットサンプルを得るために、検出結果を使う。したがって、ランダムに選択されたターゲットサンプルは、ターゲットサンプルが現在のライブラリーを代替しうるか否かに対して必ず検証されなければならない。] [0031] 実行時間を改善するために、本発明は、パイプライン構造及びデータ分割の二つのアプローチを適用する。パイプラインは、シングルプロセッシング実行モデルに適用される。プロセッシング個数(NPE)が、マルチプルプロセッシング実行モデルで増加する場合、キューブに対する実行時間(TCUBE)は、比例的に増加する。しかし、相互連結からの制限はある。] [0032] 以下、本発明の実施形態によるアーキテクチャーの構成のための基本概念について説明する。まず、単一プロセッシング実行モデルについて記述する。] [0033] 実行ディペンデンシー(実行依存性)について説明する。高分光映像プロセッシングの実行ディペンデンシーを示すための機能的グラフが図7に示される。“ステップ0”は、2つの関数load()及びinit()を有する。この際、load()は、プリプロセッシング及びリファインされたライブラリーから効果的なバンドについてのスペクトル情報を収集する関数であり、init()は、“ステップ5”のget_eb()関数から効果的なバンドのリストをロードする関数である。init()関数は、各キューブに対して作用するが、load()関数は、各ピクセルに対して作用する。“ステップ1”は、関数acc()及びcorr()を有する。acc()は、効果的なバンドに対する入力を集める関数である。アキュムレータは、乗算及び加算演算を行う。corr()関数は、3つの固定小数点数(Σti2、Σri2、Σti*ri)を出力する。また、corr()関数は、浮動小数点数である相関係数()を計算する。“ステップ2”のdetect()関数は、detect()関数が浮動小数点演算を行うように相関係数()からピクセルを検証する。“ステップ3”で、関数sample()は、“ステップ1”のターゲットまたはバックグラウンドのサンプルを収集する。また、関数choose_samples()は、ターゲット及びバックグラウンドサンプルを選択する。“ステップ4”は、それぞれ関数load()、acc()、corr()、detect()及びsample()と類似しているが、ライブラリーをリファインするためのあらゆるスペクトル情報を使う関数loads()、accs()、corrs()、dets()及びsaves()を有する。“ステップ5”の関数diff()、cont()及びget_eb()は、関数が固定小数点演算だけではなく、浮動小数点演算を有するために、寄与要素に基づいた効果的なバンドのリストを探す。] 図7 [0034] 図6は、全般的な実行時間の流れを示す。キューブに対する実行時間(TCUBE)は、Tinit+Tpixel*Nx*Ny+TCS+Trl+Tgeと定義される。この際、Nx*Nyは、高分光映像キューブの空間解像度を表わし、Tinitは、“ステップ0”のinit()関数の時間を表わし、Tpixelは、ピクセルに対する実行時間を表わし、TCSは、“ステップ3”の関数choose_samples()の実行時間を表わす。また、Trlは、“ステップ4”の関数に対する時間であり、Tgeは、“ステップ5”の関数に対する時間である。空間解像度が大きくなれば、Tpixelがさらに重要視される。Tpixelは、(Tload+Tacc+Tcorr+Tdetect+Tsample)*NLIBで表われる。この際、Tload、Tacc、Tcorr、Tdetect及びTsampleは、それぞれ、関数load()、acc()、corr()、detect()及びsample()の実行時間を表わす。] 図6 [0035] プロセッシングでの関数は、実行ディペンデンシーを有する。関数load()及びsample()は、プリプロセッシングと同一なデータを使うが、関数sample()の動作は、関数detect()が結果を有するまで完了することができない。また、“ステップ4”の関数は、関数choose_samples()からデータをロードするが、“ステップ4”での動作が完了するまで“ステップ5”の関数は始めることができない。したがって、検出が完了されれば、アップデートのための関数が実行される。] [0036] グラフのノード(node)と表現されるそれぞれの関数は、ピクセルベース関数またはキューブベース関数に区分されうる。ピクセルベース関数は、ピクセル単位で作用し、キューブベース関数は、キューブ単位で作用する。関数load()、acc()、corr()、detect()及びsample()は、ピクセルベース関数であり、それ以外の関数は、キューブベース関数である。ピクセル関数が、高速実行の側面でキューブベース関数より重要視される。ピクセルベース関数は、各キューブに対してNx*Ny回行われるが、キューブベース関数は、一つのキューブに対して一回のみ行われれば良いためである。] [0037] 関数は、固定小数点演算及び浮動小数点演算の2種の動作を有する。図8は、固定小数点演算及び浮動小数点演算をU0、U1及びU2に区分した関数の分類を示す。検出に関連するcorr()及びdetect()関数を含む浮動小数点ユニットをU1と表示する。また、dets()、corrs()、cont()及びget_eb()関数を含む浮動小数点ユニットをU2と表示する。] 図8 [0038] 本発明の実施形態によるパイプラインアーキテクチャーの効果について説明する。図8で、ピクセルベース関数及びキューブベース関数は、“ステージA”及び“ステージ B”に区分される。アップデートは、NT*NLIB個のターゲットサンプル及びNB個のバックグラウンドサンプルを要求するために、アップデートの結果は、次のキューブから適用可能である。したがって、遂行過程は、基本的にキューブ遅延を有する二つのステージパイプラインに基づく。] 図8 [0039] キューブ遅延は、検出速度を落とす。リファインされたライブラリー及び効果的なバンドリストが、次のキューブ映像に活用されないかも知れないためである。しかし、一般的に連続的なキューブ映像は、類似したスペクトル特性を有する。したがって、もし、キューブ遅延時間(TcubeNcube_delay)が分光特性の変化時間Tspectralより早ければ、キューブ遅延は、キューブ遅延の個数を表わすNcube_delayに対して許容されうる。Tspectralは、高分光映像プロセッシングのアプリケーションに左右される。例えば、高分光映像が、監視システムでの人を検出するのに使われたら、照明に対する基本特性は急に変化しないため、キューブ遅延は無視される。] [0040] キューブ遅延を除去するために、プリディテクション(Pre−detection(事前検出))段階がプロセッシングに使われる。図9は、あらゆる段階で同一なキューブ映像を使うキューブ遅延のないプロセッシングに対するブロック図を示す。複雑性減少スキームは、バックグラウンドサンプル及びターゲットサンプルを要求するために、“ステップ1”及び“ステップ2”で構成されるプリディテクションは、“ステップ3”でのフルバンドに対するランダムに選択されたサンプルを検証する必要がある。前述されたように、NT個のターゲットサンプルが、ライブラリーリファインメントのために要求される。したがって、NT個のターゲットサンプルを得るために、プリディテクションは、NT個のターゲットサンプルより多くの数のサンプルを選択して検証する。しかし、もし、あらゆるキューブ映像で検出されたターゲットピクセルの個数がNTより小さければ、キューブ映像に対するプリディテクションが要求される。この場合、効果的なバンド選択の長所が消える。] 図9 [0041] 二段階実行パイプライン構造について説明する。図10は、二段階パイプライン構造が適用されるプロセッシングに対するブロック図を示す。キューブベース実行パイプライン(Pipeline(1))は、“ステージA”及び“ステージ B”に区分される。] 図10 [0042] 二段階パイプライン構造で、キューブに対する実行時間(Tcube)は、次の数式2のように表わすことができる。] [0043] ] [0044] ここで、TA及びTBは、それぞれ“ステージA”及び“ステージ B”に対する実行時間を表わす。TAは、Tpixel*Nx*Nyと表現され、TBは、Tinit+TCS+Trl+Tgeと表現される。バンドの個数が減少すれば、全般的な実行時間が減るために、TAは、改善されうる。しかし、アップデートがあらゆるスペクトル情報を使うので、TBは変化されない。したがって、効果的なバンドの個数(NE)が小さい及び/または空間解像度が低ければ、TBは、全般的な実行時間側面で重要視される。図11は、二段階パイプライン構造でのタイミング図を示す。i番目のキューブからの効果的なバンド及びリファインされたライブラリーは、(i+2)番目のキューブに適用可能である。したがって、二段階実行パイプラインは、2つのキューブ遅延を有する。] 図11 [0045] 単一プロセッシング実行モデルで、“ステージA”の実行時間(TA)は、全般的な実行時間を左右する。図12は、実行時間TA及びTBが、TA≫TBである状態を示す。したがって、高分光映像プロセッシングの実行時間を短縮するために、TAを減らさなければならない。] 図12 [0046] “ステージA”の実行時間を短縮するために、ピクセルベース実行パイプラインと表される内部的なパイプライン構造が考慮されなければならない。ピクセルベース実行パイプラインは、キューブ遅延を有さないが、ステージの間のピクセル遅延を有する。ピクセルベース実行パイプラインが適用されれば、ピクセルに対する実行時間(Tpixel)は、ステージの間のTpixelが最大になる時、“ステージ A”の実行時間(TA)を延長させる。例えば、ピクセルベース実行パイプライン構造が適用され、3つのアキュムレータが使われる図13で、ピクセルに対する最小実行時間は、一つのアキュムレータに対する実行時間(Tacc)と同一であり得る。] 図13 [0047] ピクセルベース実行パイプラインの目的は、ピクセルに対する実行時間を最小化することである。図14は、ピクセルベースパイプライン構造が完全に適用された場合のピクセルに対する実行時間を示す。したがって、ピクセルベース実行パイプラインの限界は、次の数式3のように表わすことができる。] 図14 [0048] ] [0049] ここで、Naccは、1≦Nacc≦3の値を有する。もし、一つのアキュムレータが動作すれば、ピクセルに対する実行時間(Tpixel)は、3倍に増加する。] [0050] 浮動小数点演算に対する実行時間(Tcorr+Tdetect)は、アキュムレータの実行時間(Tacc)だけではなく、キューブに対する実行時間(Tcube)によって制限される。効果的なバンド選択アルゴリズムが適用されれば、アキュムレータの実行時間は減少する。したがって、浮動小数点演算に対する実行時間は、高分光映像プロセッシングの複雑性を減少させるのに重要な要素となる。] [0051] 浮動小数点ユニットの共有構造について説明する。図8で、U1及びU2は、浮動少数点ユニットである。] 図8 [0052] 図15は、浮動小数点ユニット(FPUs)での実行の流れを示す。図15(a)は、一つのFPUを使い、図15(b)は、相異なる時間マルチプレキシングに基づいた2つのFPUを使う。一つのFPUが利用可能な場合、キューブに対する実行時間は、TA+TBである。この際、TA=TD1=TF1であり、TB=TD2=TF2である。TD1及びTD2は“ステージA”及び“ステージ B”の固定小数点演算の実行時間であり、TF1及びTF2は、“ステージ A”及び“ステージ B”の浮動小数点演算の実行時間である。もし、2つのFPUが利用可能な場合、各FPUは、“ステージ A”または“ステージ B”を支援することができる。また、図15に示されたように、2つのFPUが同時に“ステージ A”を支援した後、“ステージ B”を支援することができる。一つのFPUが他のものより早い場合、図15(b)が適用可能である。また、“ステージ A”に対する実行時間が、“ステージ B”に対する実行時間より長い場合、図15(c)が選択されうる。図15(b)で、Tcubeは、TD1=TF1である条件下でTAであり、図15(c)で、Tcubeは、TA’=TD1’=TF1’=TF1/2の条件下でTA’=TF1’+TF1と表現される。] 図15 [0053] 本発明の実施形態によるアーキテクチャーによる入力容量について説明する。] [0054] 入力容量は、全般的な実行時間によって制限される。入力容量をNbit*Fmと定義するとき、Nbitは、入力ビット幅を表わし、Fmは、最大入力周波数を表わす。プロセッシングの実行を保証するために、入力容量は、Nx*Ny*Nz*Nre*NThより大きい。ここで、Nreは、スペクトル情報のレゾリューション(resolution(解像度))を表わし、NThは、毎秒当たり処理されるキューブの数を表わす。] [0055] 以上、単一プロセッシング実行モデルについて記述した。次いで、多重プロセッシング実行モデルについて説明する。] [0056] データ分割について説明する。データ分割の目的は、多重プロセッシング要素(PEs)を使うことによって、実行時間を減少させることにある。データ分割の類型は、キューブメモリ構造にある。図16は、4つの多重プロセッシング要素が適用されたキューブデータ分割の3種を示す。図16(a)及び図16(b)で、キューブの領域は、4つのバンクに分離される。各PEは、バンクメモリに連結されるので、PEによる入力容量の制限は、単一プロセッシング実行モデルと同一である。また、図16(c)で、PEに位置するキューブ映像が低解像度キューブ映像になるように、各ピクセルは、相異なるPEに位置する。] 図16 [0057] 多重プロセッシング実行モデルでのキューブに対する実行時間は、次の数式4のように表われることができる。] [0058] ] [0059] したがって、データ分割は、実行時間を改善させることができる。増加したPEの個数は、“ステージA”に影響を与える。PEの分光映像領域が、NPEに比例して減少するためである。したがって、NPEが増加すれば、全般的なキューブ実行時間は、最終的にTBによって制限される。] [0060] キューブが複数個のバンクに分離されても、各PEのデータタイプは、依然として図17のキューブのようである。図16(a)及び図16(c)でのキューブサイズは、(Nx/2)*(Ny/2)*Nzであり、図16(b)でのキューブサイズは、(Nx/4)*Ny*Nzである。] 図16 図17 [0061] 図16(a)及び図16(b)で、各PEは、相異なるリファインされたライブラリー及び効果的なバンドリストを使う。これは、検出された映像が、PEの間の境界を有することができるためである。図18は、2つの異なる個数のプロセッシング要素が適用される検出された映像の比較のための図である。図18(a)は、図18(b)が4つのプロセッシング要素を使う一方、一つのプロセッシング要素が適用される。図18(b)で検出された映像は、一つのプロセッシング要素による図18(a)の結果と類似している。たとえリファインされたライブラリーが異なっても、検出された映像が依然として検出条件(At≧0.9)を満足するためである。したがって、データ分割に基づく多重プロセッシング実行モデルは、高分光映像プロセッシングでの実行時間を向上させうる。] 図16 図18 [0062] しかし、低い検出条件(At)で検出されたイメージの間の境界が、さらにきれいである。プロセッシング要素のリファインされたライブラリーが検出条件での他のものとさらに異なりうるためである。プロセッシング要素の間の境界が存在しても、検出された映像は完全である。検出された映像が、映像とリファインされたライブラリーとの間の検出条件を満足するためである。しかし、ポストプロセッシングが検出された映像とRGB映像との組み合わせのためにエッジ(edge)検出スキームを使うことができるために、境界の錯誤が誘発されうる。したがって、PEの間のアップデート共有が要求される。図16(c)の場合、アップデート共有は要求されない。各PEが、類似した低い解像度を使うためである。] 図16 [0063] アップデート共有について説明する。図19は、PEがプリプロセッシング及びポストプロセッシングと連結されるアップデート共有のない多重データ分割でのブロック図を示す。“ステージA”は、アップデートのためのサンプルを受信して効果的なバンド及びリファインされたライブラリーリストを伝送するための“Initial”、“Sample”及び“Refined library”と表現される3つの信号を有する。したがって、アップデートは、プロセッシング要素の間に独立している。] 図19 [0064] 多重プロセッシング実行モデルで、相互連結されたネットワークは、速度向上に制限がある。入力容量が増加する要求に従わなければならないためである。入力容量は、入力周波数及び入力ビット幅(Nbit)のいずれもと関連がある。しかし、入力周波数は、具現されたアーキテクチャーに依存されるために、ビット幅が速度向上を支援するために増加されなければならない。さらに大きな入力ビット幅は、適用された多重プロセッシング要素が相互連結されたネットワークによって制限されるように相互連結の複雑性を増加させる。] [0065] アップデート共有が要求されれば、“ステージB”は、図20のように共有される。効果的なバンド及びリファインされたライブラリーリストを“ステージ B”からあらゆるプロセッシング要素に伝達するために、あらゆるプロセッシング要素は、それらの実行を中断し、キューブ単位の“ステージ B”を行う。したがって、キューブに対する実行時間は、アップデートが共有される場合、TA/NPE+TBと表わすことができる。] 図20 [0066] 図21は、共有されたアップデートを使う多重データ分割動作についての流れを示す。] 図21 [0067] 以下、本発明の実施形態によるアーキテクチャーの具体的な構成について説明する。まず、単一プロセッシング実行モデルについて記述する。] [0068] ターゲットプラットホームについて説明する。XilinxFPGA Virtex4 FX 100装置は、アーキテクチャー具現のために選択されうる。浮動小数点演算は、FX FPGAのPower PC Core(PPC)として具現可能である。一般的に、PPCは、400MHzの最大速度で行われる。選択された装置は、メモリ要求を支援するのに十分なサイズである6,768*16ビットのRAMを備える。図22は、単一プロセッシングモデルでの全般的なプロセッシングを示す。FU0、FU1、FU3、FU4及びFU5は、それぞれステップ0、ステップ1、ステップ3、ステップ4及びステップ5に対応する。また、PPC1は、ステップ2の動作及びステップ1の浮動小数点演算を行う。PPC2は、ステップ4及びステップ5の浮動小数点演算を行う。] 図22 [0069] 機能単位について説明する。効果的なバンドリストが一般的な内部リストを有さないので、BUFSPは、入力分光情報を保存する必要がある。この際、バッファは、複数個のバンクを備え、各バンクがピクセルに対するあらゆる分光情報を保存する。FU0は、3つのバッファを備える。スペクトル情報が、プリプロセッシングからバンクに書き込まれると、FU1は、他のバンクから効果的なスペクトル情報を読み出す。したがって、書き込み及び読み出し動作は、書き込み/読み出し動作が遮断なしに進行するように交互に行われる。また、サンプルは、BUFTGに修正される。FU3が読み出す準備ができるまでサンプルが保存されるために、BUFTGのサイズは、ピクセルベースパイプライン段階の個数に比例する。] [0070] FU1は、3つのアキュムレータを備える。一つのピクセル及び一つのライブラリーに対して累算される値のために、アキュムレータは、BUFSP及びBUFLIBからNE回の読み出し動作を要求する。アキュムレータは、乗算器、加算器及びマルチプレクサを備えてループ動作を行うように設計される。] [0071] PPC1は、乗算、ルート及び割り算演算を有する相関係数のための浮動小数点演算を行う。また、相関係数は、ピクセルがターゲットであるか、バックグラウンドであるかを検出するために、最大相関係数及び最小相関係数と比較される。] [0072] バックグラウンドサンプル及びターゲットサンプルを保存するために、FU3は、2つのバッファを有する。入力される分光データspは、一つのデータパスを通じて入力され、書き込みイネーブル信号によって選択される。入力される信号en_tgは、ピクセルがターゲットであるかどうかを表わす。そして、信号en_bkが“1”であれば、ピクセルは、バックグラウンドサンプルとしてBUFbkに保存される。コントローラは、en_tg及びen_bkを生成する。] [0073] FU4は、FU1と類似して動作するが、演算は、BUFtgからのターゲットサンプルのためのあらゆるスペクトル情報を要求する。] [0074] FU5での寄与要素が抽出される。2つの加算器及び第2コンプリメントユニット(第2補完ユニット)の総実行時間が入力されるデータ時間より大きいために、レジスタは、第2コンプリメントユニット後に挿入される。同様に、abs()オペレーター及び加算器の総実行時間が入力されるデータ比率より大きいので、一つのレジスタは、abs()オペレーター後に挿入される。] [0075] 浮動ユニット共有について説明する。ターゲットFPGAでのPPCは、プロセッサローカルバス(PLB)、デバイスコントロールレジスタ(DCR)及びオンチップペリフェラル(peripheral)バス(OBP)の三種の類型のバス構造を有する。PLBは、速いデータ処理を提供するが、これは伝送プログラムメモリに対して設計される。一般的に、OPB及びDCRは、ロジックブロックと連結される。両者の性能が類似しているとしても、DCRは、機能的なシミュレーションを提供しない。データ処理が、機能的なシミュレーションによってチェックされうるためである。本発明では、OPBが浮動ユニット共有のために選択される。プロセッシング要素及びOPBの間の、許容されかつサポートされる整数クロック周波数の比率は、1:1、2:1、3:1から16:1までである。図23は、如何にして機能的ブロックがPPCにデータを送るかを示す。まず、BUS2IP_WrCE信号が開始処理を通知する。もし、機能的ブロックが信号を送る準備ができなかったら、機能的ブロックは、IP2BUS_Retry信号に応答し、承認信号が来る時までOPBは、同一な処理を反復する。図23は、準備されていない状態の例として、演算及び最初の処理をいずれも示す。機能的ユニットは、アドレスによって描写され、既定のアドレスは、ロジックブロックを区分するのに使われる。] 図23 [0076] オーバーヘッド及び処理量の決定について説明する。図24及び図25は、1つ及び2つのPPCを使う場合の差を示す。2つの図面で、一つのPPCが使われた場合、2.1099キューブが1秒ごとに検出される。一方、2つのPPCが使われた場合、3.2196キューブが検出される。] 図24 図25 [0077] FU1でのアキュムレータの実行速度は、たとえ最大速度が250MHzに達しても、64MHz以下でなければならない。] [0078] 効果的なバンドの個数は、図26に示されたように、アキュムレータの実行速度を決定する重要な要素である。図26は、相異なる実行周波数でPPCが動作する場合を示す。アキュムレータの速い動作を支援するために、さらに速いPPCが要求される。検出及びアップデートのいずれにも対する一つのプロセス使用は、全般的な処理量観点で深刻な障害をもたらす。] 図26 [0079] 図27は、効果的なバンドの個数を反映するスライス(slice)の使用量を示す。相異なる曲線は、ライブラリーの相異なる個数に対応する。全般的な設計の複雑性を決定するNE、NLIB、NT及びNBの4つの要素がある。] 図27 [0080] NT及びNBは、メモリサイズを決定する重要な要素である。図28は、NBに対応する、使われた18(KBit)ブロックRAMの個数を示す。図28に示されたように、サポート可能な最大のメモリサイズは、1000*1000に制限される。選択されたデバイスが、376*18(KBit)ブロックRAMを備えるためである。ロジックスライスの42,176の最大個数と比較するために、NT及びNBは、複雑性側面で重要な要素となる。したがって、NE及びNLIBは、全般的な使用量に影響を与え、NT及びNBは、メモリ複雑性に対して制限を与える。] 図28 [0081] 以上、単一プロセッシング実行モデルでのアーキテクチャー構造について記述した。次いで、多重プロセッシング実行モデルについて説明する。] [0082] まず、相互連結タイプ及び多重PEについて説明する。性能向上のために、多重プロセッシング実行モデルが紹介される。図29は、入力データストリームがバスを通じて受信されるものを示す。ターゲットFPGAは、ダイレクト連結バンド幅でピン割り当てを支援しなければならない。例えば、写真が、4つのプロセッシング要素で640*512*224のサイズを有するとき、152 I/Oパッドが(address)=100、(data)=48及び書き込みイネーブル信号のようなコントローラのためのものなどに対して要求される。本発明のターゲットFPGAは、768 I/Oパッドを支援する。各プロセッシング要素及びバンクは、同一な速度を有する。プロセッシング要素が、一つの分類されたバンクにアクセスするためである。] 図29 [0083] 2つのプロセッシング要素がバスを共有し、入力されるデータがマルチプレクス(多重化)される。例えば、プロセッシング要素1及び2が、外部メモリの一つのバンク1にアクセスする。単一ポートブロックが最大速度335MHzで動作するので、一つのバス構造を使った具現は、各単一プロセッシング要素が125MHzで動作する場合、不可能である。] [0084] PPCでの浮動オペレーターが並列的なロジックブロックを連続的に行うために、バス連結が具現のために選択される。全般的な処理量は、PPCのパスによって決定される。入力されるデータは並列的である必要がなく、ダイレクト連結は少なくとも2回のI/Oパッドを使う。なによりも、バスタイプは、バッファサイズを減らす。書き込み動作が読み出し動作と同じであるためである。書き込みデータ時間が早いとしても、ボトルネックとなる速度がアキュムレータの実行時間によるので、これは全般的な処理量に影響を与えない。] [0085] 各プロセッサコアが単一パスで検出及びアップデートに専念される一方、一つのコアは、図29に示されたように、多重パスでも動作することができる。] 図29 [0086] 処理量に対して分析する。図30は、検出が4つのプロセッシング要素で行われる場合のNBに対応する検出された高分光映像個数を示す。相異なる曲線は、相異なるNLIB及び各プロセッシング要素が一つのPPCによって行われたことを示す。図30に示されたように、全般的な処理量は、バックグラウンドサンプルが増加しても変化しない。処理量は、単にNLIBが減少する場合に増加する。このグラフは、NBが全般的な処理量に影響を及ぼさないことを示す。PPCでの実行速度が処理の障害になるためである。] 図30 [0087] 図31は、具現されたPPCの個数を除いては、図34と同一である。図31は、各プロセッシング要素に2つのPPCが適用される場合を示す。処理量は、NE及びNLIBと非常に関連がある。この関係は、図32及び図33によって分析されうる。両グラフは、4つのプロセッシング要素を有する処理量及び各プロセッシング要素が2つのPPCを有する場合を推定する。] 図31 図32 図33 図34 [0088] 高分光映像プロセッシングのためのリアルタイムターゲット検出構造が開示された。本発明の実施形態による構造は、高い処理量が要求されるアプリケーションのための、複雑性の減少したアルゴリズムに基づく。多重レベルパイプライニング構造は、全般的な処理量を向上させ、また、本発明の実施形態による構造は、実行速度をプロセッシング要素で改善されるようにスケーラブルする。提案されたパイプライニングは、また、全般的なメモリ使用量及びメモリ速度の障害影響を最小化する。提案された構造は、ハードウェア複雑性及び減少した複雑性を有する高分光映像プロセッシングの実行処理量との関係を検証するためにFPGAで設計されて具現される。] [0089] 以上、図面と明細書とで最適の実施形態が開示された。ここで、特定の用語が使われたが、これは、単に本発明を説明するための目的で使われたものであって、意味限定や特許請求の範囲に記載の本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これより多様な変形及び均等な他実施形態が可能であるという点を理解できるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されるべきである。] [0090] 本発明は、ユビキタス産業分野のうち、特に、コンピュータアーキテクチャー分野に利用されうる。]
权利要求:
請求項1 高分光プロセッシングに基づくリアルタイムターゲット検出方法において、プリプロセッシングされた任意のピクセルをライブラリーに基づいてターゲット及び/またはバックグラウンドとして検出する段階と、前記ターゲット及び/または前記バックグラウンドからターゲットサンプル及び/またはバックグラウンドサンプルを抽出して、前記ライブラリーをリファインする段階と、を備えるリアルタイムターゲット検出方法。 請求項2 前記ライブラリーをリファインする段階は、寄与要素に基づいて、前記ピクセルに対する効果的なバンドリストを作成する段階を含む請求項1に記載のリアルタイムターゲット検出方法。 請求項3 前記ピクセルを前記ターゲット及び/またはバックグラウンドとして検出する段階は、前記リファインされたライブラリーから効果的なバンドリストをロードする段階と、前記効果的なバンドリストに基づいたスペクトル情報を得るとともに前記ライブラリーから相関係数を得る段階と、前記相関係数の大きさに基づいて、前記ターゲット及び/または前記バックグラウンドを決定する段階と、を備える請求項1に記載のリアルタイムターゲット検出方法。 請求項4 前記ターゲット及び/または前記バックグラウンドを決定する段階では、前記相関係数が、前記ピクセル及び前記ライブラリーとの関係を表わす最小相関係数より大きい場合、前記ピクセルをターゲットとして検出する請求項3に記載のリアルタイムターゲット検出方法。 請求項5 前記ピクセルを前記ターゲット及び/またはバックグラウンドとして検出する段階では、パイプライン構造を使って、前記ピクセルを処理する請求項1に記載のリアルタイムターゲット検出方法。
类似技术:
公开号 | 公开日 | 专利标题 US20170212757A1|2017-07-27|Simd processing unit with local data share and access to a global data share of a gpu US20180189424A1|2018-07-05|Tool to create a reconfigurable interconnect framework JP5113227B2|2013-01-09|Image pattern recognition system and method JP4839164B2|2011-12-21|ハードウェアモニタを用いた性能評価システム及び再構築可能な計算機システム US8385644B2|2013-02-26|Digital video fingerprinting based on resultant weighted gradient orientation computation Parashar et al.2017|Scnn: An accelerator for compressed-sparse convolutional neural networks Luo et al.2008|Canny edge detection on NVIDIA CUDA US20180285725A1|2018-10-04|Configurable And Programmable Sliding Window Based Memory Access In A Neural Network Processor US8248422B2|2012-08-21|Efficient texture processing of pixel groups with SIMD execution unit US8401327B2|2013-03-19|Apparatus, computer program product and associated methodology for video analytics Hannig et al.2008|PARO: Synthesis of hardware accelerators for multi-dimensional dataflow-intensive applications Rustico et al.2012|Advances in multi-GPU smoothed particle hydrodynamics simulations EP3396534A2|2018-10-31|Specialized fixed function hardware for efficient convolution US20160072833A1|2016-03-10|Apparatus and method for searching for similar malicious code based on malicious code feature information JP2634144B2|1997-07-23|プログラムの並列化実行方法及び並列化実行コンパイラ US9076240B2|2015-07-07|System, method and computer program for automated window memoization JP5911286B2|2016-04-27|ハードウェア・アクセラレータに対する関数の実行時割り当ての装置、方法、およびプログラム Zou et al.2014|FlexAnalytics: a flexible data analytics framework for big data applications with I/O performance improvement JP2006505053A|2006-02-09|並列性能を強化した多適応型計算システム De Kruijf et al.2009|Mapreduce for the cell broadband engine architecture US20090232349A1|2009-09-17|High Volume Earth Observation Image Processing Zhang et al.2008|SIFT implementation and optimization for multi-core systems RU2440604C2|2012-01-20|Визуализация данных отклика геологической среды с использованием потоковых процессоров US20110289485A1|2011-11-24|Software Trace Collection and Analysis Utilizing Direct Interthread Communication On A Network On Chip US9465613B2|2016-10-11|Instruction predication using unused datapath facilities
同族专利:
公开号 | 公开日 KR20090092433A|2009-09-01| JP5336520B2|2013-11-06| US20100329512A1|2010-12-30| US8081825B2|2011-12-20| CN101960291B|2012-08-22| CN101960291A|2011-01-26| WO2009107893A1|2009-09-03| KR100963797B1|2010-06-17|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
法律状态:
2011-11-22| A977| Report on retrieval|Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111122 | 2012-02-06| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120203 | 2012-04-24| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120423 | 2012-10-15| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121012 | 2013-07-01| TRDD| Decision of grant or rejection written| 2013-07-08| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130705 | 2013-08-08| A61| First payment of annual fees (during grant procedure)|Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130801 | 2013-08-09| R150| Certificate of patent or registration of utility model|Ref document number: 5336520 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 | 2016-07-12| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 | 2017-07-18| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 | 2018-07-31| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 | 2019-07-16| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 | 2020-07-10| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 | 2021-07-13| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
优先权:
[返回顶部]
申请号 | 申请日 | 专利标题 相关专利
Sulfonates, polymers, resist compositions and patterning process
Washing machine
Washing machine
Device for fixture finishing and tension adjusting of membrane
Structure for Equipping Band in a Plane Cathode Ray Tube
Process for preparation of 7 alpha-carboxyl 9, 11-epoxy steroids and intermediates useful therein an
国家/地区
|